Ngành công nghiệp bán dẫn đang sôi động với cuộc tranh luận về việc liệu trí tuệ nhân tạo có thể cho phép các nhà thiết kế cá nhân xử lý toàn bộ quy trình phát triển chip, từ thiết kế ban đầu đến bố cục sẵn sàng sản xuất hay không. Trong khi những người ủng hộ hình dung AI sẽ hợp lý hóa quy trình làm việc truyền thống bị chia cắt giữa thiết kế RTL front-end và triển khai vật lý back-end, các chuyên gia giàu kinh nghiệm đang nêu ra những lo ngại đáng kể về tính khả thi của tầm nhìn này.
Kinh Nghiệm Hàng Thập Kỷ Phản Bác Sự Lạc Quan Về AI
Các chuyên gia kỳ cựu trong ngành với nền tảng thiết kế chip sâu rộng đang phản đối những dự đoán quá lạc quan về AI. Một kiến trúc sư CPU dày dạn kinh nghiệm với gần bốn thập kỷ kinh nghiệm đã nhấn mạnh phạm vi khổng lồ của việc phát triển chip hiện đại, chỉ ra rằng ngay cả các cấu hình bộ xử lý cơ bản cũng đòi hỏi xác thực rộng rãi, cấp phép IP analog, tổng hợp, hội tụ timing, và gỡ lỗi sau silicon. Độ phức tạp vượt xa những gì khả năng AI hiện tại có thể xử lý, với chi phí sản xuất đơn thuần đã đạt từ bảy đến tám con số đô la Mỹ mỗi lần lặp.
Thực tế này nhấn mạnh rằng thiết kế chip bao gồm một mạng lưới phức tạp của các lĩnh vực kiến thức chuyên môn, mỗi lĩnh vực đòi hỏi chuyên môn sâu sắc cần nhiều năm để phát triển. Không giống như phát triển phần mềm, nơi lỗi có thể được vá nhanh chóng, lỗi phần cứng được phát hiện sau sản xuất có thể tốn hàng triệu đô la và nhiều tháng trì hoãn.
So sánh chi phí sản xuất chip:
- Sản xuất foundry truyền thống: 7-8 con số USD mỗi lần lặp
- Dịch vụ shuttle TinyTapeout : <200 USD
- ChipFoundry.io : ~15,000 USD
- Wafer.space : 7,000 USD
- Shuttle 180nm tại TSMC / Global Foundries : ~50,000 USD
Sự Kém Hiệu Quả Hiện Tại Thúc Đẩy Áp Lực Đổi Mới
Bất chấp sự hoài nghi, có sự thừa nhận rộng rãi rằng hệ thống hiện tại có những khuyết điểm nghiêm trọng. Việc chuyển giao truyền thống giữa các nhà thiết kế RTL và kỹ sư thiết kế vật lý tạo ra sự kém hiệu quả đáng kể, với một số ước tính cho rằng 30% lợi ích hiệu suất bị bỏ lỡ do giao tiếp kém giữa các nhóm. Các nhà thiết kế RTL thường thiếu tầm nhìn về cách mã của họ được chuyển đổi thành bố cục vật lý, trong khi các kỹ sư thiết kế vật lý gặp khó khăn mà không hiểu các quyết định kiến trúc vi mô cơ bản.
Các nhà thiết kế RTL thường không có tầm nhìn về cách thiết kế của họ được bố trí, và thường không muốn phải quan tâm. Các kỹ sư PD không có tầm nhìn về uArch và chi tiết mã cấp thấp.
Sự ngắt kết nối này dẫn đến các giải pháp không tối ưu nơi các vấn đề timing được giải quyết thông qua retiming bằng vũ lực thay vì cải tiến kiến trúc, và các nhóm thiết kế vật lý dành quá nhiều nỗ lực để giải quyết RTL có vấn đề thay vì yêu cầu các sửa chữa đơn giản.
Tình trạng kém hiệu quả hiện tại của ngành:
- Ước tính 30% hiệu suất trên mỗi đơn vị công suất/diện tích bị bỏ lỡ do giao tiếp kém giữa thiết kế RTL và thiết kế vật lý
- Cần từ nhiều tuần đến nhiều tháng cho các vòng phản hồi giữa nhóm front-end và back-end
- Việc lặp lại nhiều lần là phổ biến, làm kéo dài đáng kể thời gian phát triển
Các Giải Pháp Mới Nổi Và Phương Pháp Thay Thế
Ngành công nghiệp không đứng yên trong việc giải quyết những thách thức này. Các sáng kiến mã nguồn mở như OpenROAD, được hỗ trợ bởi tài trợ DARPA, đang hướng tới các luồng RTL-to-GDS tự động có thể dân chủ hóa thiết kế chip. Trong khi đó, các nỗ lực giảm chi phí thông qua các dịch vụ như TinyTapeout (dưới 200 đô la Mỹ) và các chương trình shuttle khác nhau đang làm cho sản xuất chip quy mô nhỏ trở nên dễ tiếp cận hơn cho thử nghiệm và học tập.
Những phát triển này cho thấy rằng trong khi tự động hóa AI hoàn toàn có thể còn quá sớm, những cải tiến từng bước trong công cụ và giảm chi phí đang tạo ra cơ hội mới cho các nhóm nhỏ hơn và các nhà thiết kế cá nhân để có được kinh nghiệm thực tế trên toàn bộ luồng thiết kế.
Các Tầng Quy Trình Thiết Kế Chip (Ví dụ GPU):
- Games → Game engines → API → Driver (với compiler) → OS abstractions → Hardware → HDL/RTL → Silicon layout
- Mỗi tầng chứa độ phức tạp đáng kể ảnh hưởng đến các quyết định thiết kế ở tầng thấp hơn
Kiểm Tra Thực Tế Mixed-Signal
Cuộc thảo luận cũng đã làm nổi bật rằng các nhà thiết kế chip toàn diện đã tồn tại trong một số hốc nhất định, đặc biệt là trong các thiết kế mixed-signal nơi các thành phần analog chiếm ưu thế và logic số vẫn tương đối đơn giản. Điều này cho thấy rằng khái niệm này không hoàn toàn mang tính lý thuyết, mà phụ thuộc rất nhiều vào độ phức tạp và quy mô của các thách thức thiết kế cụ thể liên quan.
Cuộc tranh luận cuối cùng phản ánh những căng thẳng rộng lớn hơn trong ngành công nghiệp bán dẫn giữa lời hứa của tự động hóa dựa trên AI và trí tuệ được tích lũy qua nhiều năm của các chuyên gia giàu kinh nghiệm, những người hiểu độ phức tạp thực sự của thiết kế chip hiện đại. Trong khi AI chắc chắn sẽ đóng vai trò ngày càng tăng trong phát triển chip, con đường phía trước có thể bao gồm những cải tiến dần dần thay vì biến đổi cách mạng.
Tham khảo: The Era of Full-Stack Chip Designers